packed structure
- упакованная структура
#
в языке SystemVerilog – структура, состоящая из битовых полей (bit field), расположенных в памяти без промежутков. Это означает, что они легко могут быть преобразованы в битовые вектора и обратно (ср. unpacked structure).
Связные термины
-