VDEG
(VHDL Design Exchange Group)
- группа по обмену проектной информацией на языке VHDL, группа VDEG.
Проект Эдуарда Пройдакова
© Совет Виртуального компьютерного музея, 1997 — 2026. При использовании любых материалов сайта, включая графику и тексты, активная ссылка на www.computer-museum.ru обязательна.
