Устройство большой памяти ЭВМ М-10

А. А. Крупский, А. А. Лесников

Описано устройство большой оперативной памяти ЭВМ М-10, в состав которого входят 4 секции (каждая представляет собой практически автономное запоминающее устройство) и канал большой оперативной памяти с центральным узлом управления. Кратко рассмотрены особенности Конструкции и временная диаграмма большой оперативной памяти.

Устройство большой памяти (БП) является оперативным запоминающим устройством второго уровня в многоуровневой системе памяти ЭВМ М-10. При разработке устройства БП ставилась задача обеспечить одновременно с достаточно высоким быстродействием и произвольным доступом емкость устройства, максимально возможную на момент начала промышленного выпуска при использовании серийных отечественных ферритовых сердечников и полупроводниковых приборов.

Полная емкость устройства БП составляет около 36 млн. бит (4 Мбайта, или 1 048 576 слов). Цикл обращения в режиме произвольного доступа — около 7 мкс; эквивалентный цикл обращения в режиме непрерывного обмена при наложении циклов четырех секций (в том числе двустороннего обмена — свопинга) с первым уровнем памяти — около 3,6 мкс; цикл каждой секции в этом режиме — около 14,4 мкс. Время выборки во всех режимах — около 2,5 кс. 

Обращение к устройству БП широкоформатное — в каждом цикле производится чтение и (или) запись 544-разрядной строки (64 байта, или 16 слов).

Рис. 1. Блок-схема устройства БП 

На рис. 1 представлена блок-схема устройства БП. Четыре секции БП0-БП3 имеют емкость 110 16 348 544-разрядных числа и управляются местными узлами управления (МУУ), которые выполняют приблизительно те же функции, что и в автономном запоминающем устройстве (ЗУ) с произвольным обращением. Кроме накопителей (НК) и узлов МУУ, в состав секции входят регистр адреса (РА) и регистр записи (РЗ), служащий для приема информации. Для выдачи информации используются регистры чтения (РЧ) — по одному на каждые 2 секции БП. 

Наряду с перечисленным оборудованием, непосредственно относящимся к памяти, в шкафах устройства БП размещен также автомат обмена — канал большой памяти (КБП) [1]. В число его узлов входят широкоформатные сборки СбЦП, СбМК и СбБП (на рис. 1 показаны отдельно), а также центральный узел управления (ЦУУ), задающий их взаимную синхронизацию и наложение циклов; в функции ЦУУ входит формирование запросов в ЦП (по мере готовности секций БП) и отработка запросов МК; в число узлов КБП входят также узел обработки командных слов (УОКС), которые поступают из центральной процессорной части и из мультиплексного канала, и узел формирования адресов (УФА); в случае, если мультиплексный канал обращается внутрь массива, находящегося в обмене с главной памятью, в УФА производится сравнение запрашиваемого адреса с текущим адресом обмена в при необходимости — переадресация.

Секция БП состоит из типовых модулей, каждый из которых содержит накопитель емкостью 16384 136-разрядных числа, адресную и разрядную электронику. Из 140 кассет (матриц) накопителя 136 основных и 4 резервных.

Накопители БП собраны на термостабильных ферритовых сердечниках М100П-2К1058 размерами 1,0в0,7в0,3 мм (тех же, что и накопители устройства ОП) по системе 3Д с четырьмя обмотками. Номинальная амплитуда полутоков выборки 320 мА, стабильность ?5%. Для уменьшения помех от полувыбранных сердечников применены прямоугольные матрицы накопителя (64в256 сердечников), а также временной сдвиг передних фронтов полутоков X и Y при существенно различной крутизне этих фронтов [2]. Длительности фронтов полутоков X и Y составляют соответственно ? х ? 1,2 мкс и ? y ? 0,2 мкс, сдвиг между ними T сдв ? 1,2 мкс (рис. 2).

Рис. 2. К оценке помех при воспроизведении (форма импульсов тока и э.д.с. показана условно):
а) адресные полутоки; б) э.д.с. на обмотке воспроизведения.

Использованная конфигурация матрицы кроме снижения уровня помех, позволила применить в устройстве БП однотипные схемы адресных генераторов тока, формирователей тока и диодио-трансформаторных коммутаторов по обеим координатам. При этом по “длинной” координате X выходы коммутатора нагружены на 
256в140 = 35 840 сердечников, по “короткой” координате Y — на 
64 в 140 = 8960 сердечников. Разрядные формирователи тока запрета однотипны с адресными.

Ортогональная прошивка обмотки воспроизведения и расположение сердечников “двойной елочкой” [2] позволяют достичь плостности размещения информации в накопителе около 100 бит/см 3 (по наружному габариту накопителя) и около 240 бит/см 3 (по габаритам ферритового поля матрицы). Кроме конструктивных преимуществ, это обеспечивает минимальную длину обмоток и, как следствие, — уменьшение нагрузок формирователей и задержек (в том числе задержки распространения выходного сигнала в обмотке воспроизведения).

Высокая плотность размещения информации ведет к росту электромагнитных связей между соседними обмотками накопителя. Для снижения взаимных помех в адресных обмотках и уменьшения их влияния на работу коммутаторов применен так называемый табличный способ подключения выходов адресного коммутатора к входам накопителя [3].

Обмотка воспроизведения в матрице разделена на четыре секции по 4096 сердечников, расположенные в шахматном порядке прямоугольными полями по 16в64 = 1024 сердечника [2]. Обмотка запрета не секционирована и охватывает все 16384 сердечника матрицы. Для уменьшения помех обмотка воспроизведения проходит вдоль длинной координаты, обмотка запрета — вдоль короткой.

Важной особенностью устройства БП М-10 является массовое применение интегральных микросхем обрамления. Воспроизведение выходных сигналов с каждой секции обмоток воспроизведения осуществляется с помощью микросхем 1УИ462Б (146УЛ2Б); общее количество этих микросхем в устройстве БП полной емкости — более 9 тыс. штук. Учитывая большой разброс микросхем 1УИ462 по коэффициенту усиления и различной чувствительность к сигналам разной полярности, в схему ячейки воспроизведения введены средства подстройки [4].

Конструктивно модуль БП содержит блок накопителя (совместно с диодно-трансформаторными коммутаторами), блоки усилителей воспроизведения, адресных и адресноразрядных формирователей. Четыре модуля составляют секцию БП; в одном двойном шкафу М-10 размещаются 2 секции БП, блоки КБП, питания и индикации. Устройство БП полной емкости занимает 2 двойных шкафа М-10.

В каждом модуле БП предусмотрена возможность раздельной регулировки с панели шкафа амплитуды адресных полутоков и тока запрета, а также уровня дискриминации сигналов “1” и “0” в усилителях воспроизведения. Все основные цепи устройства БП охвачены аппаратным контролем по нечетности. Встроено дополнительное оборудование, позволяющее организовать проверку устройства в автономном режиме с помощью универсального теста “Бегающий тяжелый код” [5].

Литература

1. Крупский А. А. Внутренняя память ЭВМ М-10 (статья в настоящем сборнике).
2. Крупский А. А., Лесников  А. А. Особенности построения матриц ЗУ большой емкости. “Запоминающие устройства”, вып. 3. Л ., “Энергия”, 1970.
3. Крупский А. А., Куперман  С. Л., Лейберман  М. И., Лесников  А. А., Поздняков  С. Е., Шадрин  А. П. Вопросы снижения уровня помех в адресной части оперативного запоминающего устройства большой емкости.- “Тезисы докладов Всесоюзной научно-технической конференции «Исследование помех в цифровой технике и аппаратурные способы борьбы с ними»”. Вильнюс, 1971.
4. Агафонов А. Н., Ермоленко  Е. А., Крупский  А. А., Лесников  А. А., Поздняков  С. Е. Особенности применения интегральных микросхем в тракте воспроизведения запоминающих устройств на ферритовых сердечниках. — “Вопросы радиоэлектроники”, сер. ЭВТ, 1974, вып. 11. 
5. Крупский А. Л., Лесников  А. А. Тест для автономной проверки ЗУ на магнитных сердечниках. — “Вопросы радиоэлектроники”, сер. ЭВТ, 1970, вып. 9. 

Статьи об ЭВМ М-10 
Сборник “Вопросы радиоэлектроники”, серия “Электронная вычислительная техника”, выпуск 9, 1980 г.
Перепечатывается с разрешения авторов.
Статья помещена в музей 26.06.2007 г.