Триггеры

Простейшая схема, позволяющая запоминать двоичную информацию, строится на основе простейших логических элементов, "ИЛИ" или "И". Такая схема, построенная на элементах "И" приведена на рисунке 1. Вход S (Set) позволяет устанавливать выход триггера Q в единичное состояние при подаче на его вход логического нуля. Вход R (Reset) позволяет сбрасывать выход триггера Q в нулевое состояние при подаче на его вход логического нуля.

Рисунок 1 Схема простейшего триггера на схемах "И". Входы R и S инверсные (активный уровень'0')

Точно так же можно построить RS триггер и на логических элементах "ИЛИ". Схема RS триггера, построенного на логических элементах "ИЛИ" приведена на рисунке 2. Единственное отличие будет заключаться в том, что сброс и установка триггера будет производиться единичными логическими уровнями.

Рисунок 2 Схема простейшего триггера на схемах "ИЛИ". Входы R и S прямые (активный уровень '1')

Так как триггер при построении его на различных элементах работает одинаково, то его изображение на принципиальных схемах тоже одинаково. Изображение простейшего триггера на принципиальных схемах приведено на рисунке 3.

Рисунок 3 Обозначение простейшего триггера на принципиальных схемах

Схема триггера позволяет запоминать состояние логической схемы, но так как в начальный момент времени может возникать переходный процесс (в цифровых схемах этот процесс называется опасные гонки), то  запоминать состояния логической схемы нужно только в определЈнные моменты времени, когда все переходные процессы закончены. То есть цифровые схемы требуют синхросигнала. Все переходные процессы должны закончиться за время периода синхросигнала.

Для таких цифровых схем требуются синхронные триггеры. Схема синхронного триггера приведена на рисунке 4, а обозначение на принципиальных схемах на рисунке 5.

Рисунок 4 Схема синхронного триггера на схемах "И"

Рисунок 5 Обозначение синхронного триггера на принципиальных схемах

В приведенной схеме для записи логического 0 и логической 1 требуются разные входы, что не всегда удобно. Поэтому для запоминания дискретной информации применяются D триггеры. Схема такого триггера приведена на рисунке 6, а обозначение на принципиальных схемах на рисунке 7.

Рисунок 6 Схема D триггера (защелки)

Рисунок 7 Обозначение D триггера (защелки) на принципиальных схемах

Во всех приведенных схемах синхросигнал работает по уровню, поэтому триггеры называются триггеры-защЈлки. Легче всего объяснить появление этого названия по временной диаграмме, приведенной на рисунке 8.

Рисунок 8. Временная диаграмма D триггера (защелки)

По этой временной диаграмме видно, что триггер-защелка хранит данные на выходе только при нулевом уровне на входе синхронизации. Если же на вход синхронизации подать активный высокий уровень, то напряжение на выходе триггера будет повторять напряжение, подаваемое на вход этого триггера. Входное напряжение запоминается только в момент изменения уровня напряжения на входе синхронизации C с высокого уровня на низкий уровень. Входные данные как бы "защелкиваются" в этот момент. отсюда и название - триггер-защелка.

Принципиально в этой схеме входной переходной процесс может беспрепятственно проходить на выход триггера. Поэтому там, где это важно, необходимо сокращать длительность импульса синхронизации до минимума. Чтобы преодолеть такое ограничение были разработаны триггеры, работающие по фронту. Схема такого триггера приведена на рисунке 9, а обозначение на принципиальных схемах на рисунке 10.

Рисунок 9 Схема универсального D триггера

Рисунок 10 Обозначение универсального D триггера  на принципиальных схемах

[Назад] [Содержание] [Вперёд]